設(shè)計一個D觸發(fā)器。

設(shè)計一個四位全加器。

設(shè)計一個3‐8譯碼器。

補充完整下面D觸發(fā)器的程序代碼。

設(shè)計一奇偶校驗位生成電路，輸入八位總線信號bus，輸出及校驗位odd，偶校驗位even。

用Veriog描述帶清零端的4位寄存器。

利用賦值語句設(shè)計組合邏輯的3‐8譯碼器設(shè)計程序如下，補全程序。

下面是一個三態(tài)門的程序，其中使能端為en，低電平時，三態(tài)門屬于高阻狀態(tài)。請把缺少的部分補充完整。

半加器的程序如下，補全程序。

設(shè)計一個順序脈沖。