請根據(jù)以下兩條語句的執(zhí)行，最后變量A中的值是（）。
reg[7：0]A；
A=2’hFF；
A.8’b0000_0011
B.8’h03
C.8’b1111_1111
D.8’b11111111
您可能感興趣的試卷
你可能感興趣的試題
A.input P[3:0],Q,R;
B.input P,Q,R[3:0];
C.input P[3:0],Q[3:0],R[3:0];
D.input [3:0] P,[3:0]Q,[0:3]R;
E.input [3:0] P,Q,R;
子系統(tǒng)設(shè)計優(yōu)化，主要考慮提高資源利用率減少功耗（即面積優(yōu)化），以及提高運行速度（即速度優(yōu)化）；指出下列哪些方法是面積優(yōu)化（）。
①流水線設(shè)計
②資源共享
③邏輯優(yōu)化
④串行化
⑤寄存器配平
⑥關(guān)鍵路徑法
A.①③⑤
B.②③④
C.②⑤⑥
D.①④⑥
最新試題
同步D觸發(fā)器的程序如下，補全程序。
設(shè)計一帶異步復(fù)位端、異步置數(shù)段（低電平有效）的四位加法計數(shù)器，時鐘clk上升沿有效），復(fù)位信號clr，置數(shù)信號load、輸入數(shù)據(jù)data、輸出qout。
設(shè)計一個有清零、使能、裝載功能的四位十進制減1計數(shù)器。清零低有效，使能、裝載高有效。功能優(yōu)先級為清零>裝載>使能。
利用賦值語句設(shè)計組合邏輯的3‐8譯碼器設(shè)計程序如下，補全程序。
設(shè)計一個D觸發(fā)器。
使用case語句實現(xiàn)四選一多路選擇器。
設(shè)計一奇偶校驗位生成電路，輸入八位總線信號bus，輸出及校驗位odd，偶校驗位even。
如下圖，并根據(jù)時間狀態(tài)圖把程序補充完整，clr是清零使能端，高電平有效，脈沖發(fā)生器的輸入輸出均為8位數(shù)據(jù)。
利用verilog語言設(shè)計一個1/2分頻器。
設(shè)計一個8位計數(shù)器。