單項選擇題
下列代碼描述中,不能產(chǎn)生時序邏輯的()
A.A
B.B
C.C
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題
下列描述中采用時鐘正沿觸發(fā)且reset異步下降沿復(fù)位的代碼描述是()
A.A
B.B
C.C
D.D
2.單項選擇題下列數(shù)組描述中不正確的代碼是()。
A、integer cou [7:0] ;
B、reg bool [16:0] ;
C、integer mat [4:0][0:127] ;
D、reg [8*8:1] carray_value;
3.單項選擇題inout端口可以定義成下列哪種數(shù)據(jù)類型()。
A.reg類型
B.net類型
C.reg或net類型
D.整數(shù)類型
最新試題
設(shè)計一個觸發(fā)器。
題型:問答題
設(shè)計一個同步清零D觸發(fā)器。
題型:問答題
設(shè)計一個順序脈沖。
題型:問答題
觸發(fā)器設(shè)計程序如下,補全程序。
題型:問答題
設(shè)計一奇偶校驗位生成電路,輸入八位總線信號bus,輸出及校驗位odd,偶校驗位even。
題型:問答題
利用賦值語句設(shè)計組合邏輯的3‐8譯碼器設(shè)計程序如下,補全程序。
題型:問答題
設(shè)計一個帶使能的3-8譯碼器,使能信號en為高電平時真值表如下。
題型:問答題
利用verilog語言設(shè)計一個1/2分頻器。
題型:問答題
設(shè)計一個四位全加器。
題型:問答題
補充完整下面D觸發(fā)器的程序代碼。
題型:問答題