單項選擇題
子系統(tǒng)設(shè)計優(yōu)化，主要考慮提高資源利用率減少功耗（即面積優(yōu)化），以及提高運行速度（即速度優(yōu)化）；指出下列哪些方法是面積優(yōu)化（）。
①流水線設(shè)計
②資源共享
③邏輯優(yōu)化
④串行化
⑤寄存器配平
⑥關(guān)鍵路徑法
A.①③⑤
B.②③④
C.②⑤⑥
D.①④⑥
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題
基于EDA軟件的FPGA/CPLD設(shè)計流程為：原理圖/HDL文本輸入→綜合→_____→_____→適配→編程下載→硬件測試。正確的是（）。
①功能仿真
②時序仿真
③邏輯綜合
④配置
⑤分配管腳
A.③①
B.①⑤
C.④⑤
D.④②
2.單項選擇題大規(guī)?？删幊唐骷饕蠪PGA、CPLD兩類，下列對FPGA結(jié)構(gòu)與工作原理的描述中，正確的是（）。
A.FPGA全稱為復(fù)雜可編程邏輯器件；
B.FPGA是基于乘積項結(jié)構(gòu)的可編程邏輯器件；
C.基于SRAM的FPGA器件，在每次上電后必須進(jìn)行一次配置；
D.在Altera公司生產(chǎn)的器件中，MAX7000系列屬FPGA結(jié)構(gòu)。
最新試題
設(shè)計一個帶使能的3-8譯碼器，使能信號en為高電平時真值表如下。
題型：問答題
設(shè)計一個順序脈沖。
題型：問答題
設(shè)計一個觸發(fā)器。
題型：問答題
設(shè)計一個3‐8譯碼器。
題型：問答題
用Veriog描述帶清零端的4位寄存器。
題型：問答題
設(shè)計一個四位全加器。
題型：問答題
使用Verilog語言設(shè)計一個脈沖發(fā)生器。
題型：問答題
使用verilog設(shè)計一個七段數(shù)碼管譯碼器。
題型：問答題
利用賦值語句設(shè)計組合邏輯的3‐8譯碼器設(shè)計程序如下，補全程序。
題型：問答題
設(shè)計一個D觸發(fā)器。
題型：問答題