圖中給出了4位逐位進(jìn)位全加器，請(qǐng)完成其VHDL程序。

8digital標(biāo)識(shí)符合法嗎？

VHDL是否區(qū)分大小寫？

VHDL語(yǔ)言構(gòu)造體的描述方式有哪幾種？試述各自的特點(diǎn)。

signal標(biāo)識(shí)符合法嗎？

任何時(shí)序電路都以（）為驅(qū)動(dòng)信號(hào)，時(shí)序電路只是在時(shí)鐘信號(hào)的邊沿到來時(shí)，其狀態(tài)才發(fā)生改變。

一個(gè)最簡(jiǎn)單的VHDL語(yǔ)言由哪幾部分組成？請(qǐng)簡(jiǎn)述各部分的主要功能。

根據(jù)已給出的二-十（BCD）進(jìn)制優(yōu)先權(quán)編碼器功能表，試寫出其VHDL程序。

整型對(duì)象的范圍約束通常用（）關(guān)鍵詞，位矢量用downto/to關(guān)鍵詞。

IF語(yǔ)句根據(jù)指定的條件來確定語(yǔ)句執(zhí)行順序，共有3種類型：（）。