VHDL程序的基本結(jié)構(gòu)至少應(yīng)包括實體、（）兩部分和對庫的引用聲明。

（）狀態(tài)機輸出只依賴于器件的當前狀態(tài)，與輸入信號無關(guān)。

IF語句根據(jù)指定的條件來確定語句執(zhí)行順序，共有3種類型：（）。

8digital標識符合法嗎？

整型對象的范圍約束通常用（）關(guān)鍵詞，位矢量用downto/to關(guān)鍵詞。

VHDL語言的變量和信號有什么區(qū)別？

用IF語句編寫一個四選一電路，要求輸入d0～d3, s為選擇端，輸出y。

簡述VHDL語言與計算機語言的差別。

digital_ _8標識符合法嗎？

請列舉三種可編程邏輯器件：EEPROM、（）、FPGA。