用IF語(yǔ)句編寫一個(gè)四選一電路，要求輸入d0～d3, s為選擇端，輸出y。

IF語(yǔ)句根據(jù)指定的條件來確定語(yǔ)句執(zhí)行順序，共有3種類型：（）。

定義一個(gè)變量a，數(shù)據(jù)類型為4位位向量（）。

簡(jiǎn)述實(shí)體端口的模式。

整型對(duì)象的范圍約束通常用（）關(guān)鍵詞，位矢量用downto/to關(guān)鍵詞。

digital_ _8標(biāo)識(shí)符合法嗎？

編寫一個(gè)數(shù)值比較器VHDL程序的進(jìn)程（不必寫整個(gè)結(jié)構(gòu)框架），要求使能信號(hào)g低電平時(shí)比較器開始工作，輸入信號(hào)p=q，輸出equ為‘0’，否則為‘1’。

簡(jiǎn)述moore狀態(tài)機(jī)和mealy狀態(tài)機(jī)的區(qū)別。

根據(jù)已給出的二-十（BCD）進(jìn)制優(yōu)先權(quán)編碼器功能表，試寫出其VHDL程序。

Moore狀態(tài)機(jī)輸出只是狀態(tài)機(jī)當(dāng)前狀態(tài)的函數(shù)，Mealy狀態(tài)機(jī)輸出為有限狀態(tài)機(jī)當(dāng)前值和輸入值的函數(shù)