根據(jù)已給出的二-十（BCD）進(jìn)制優(yōu)先權(quán)編碼器功能表，試寫出其VHDL程序。

（）狀態(tài)機(jī)輸出只依賴于器件的當(dāng)前狀態(tài)，與輸入信號(hào)無關(guān)。

編寫一個(gè)數(shù)值比較器VHDL程序的進(jìn)程（不必寫整個(gè)結(jié)構(gòu)框架），要求使能信號(hào)g低電平時(shí)比較器開始工作，輸入信號(hào)p=q，輸出equ為‘0’，否則為‘1’。

完成下圖所示的觸發(fā)器。

一個(gè)最簡單的VHDL語言由哪幾部分組成？請(qǐng)簡述各部分的主要功能。

VHDL語言的變量和信號(hào)有什么區(qū)別？

簡述moore狀態(tài)機(jī)和mealy狀態(tài)機(jī)的區(qū)別。

8digital標(biāo)識(shí)符合法嗎？

簡述如何利用計(jì)數(shù)器精確控制時(shí)序。

VHDL是否區(qū)分大小寫？