問答題編寫一個數(shù)值比較器VHDL程序的進程（不必寫整個結(jié)構(gòu)框架），要求使能信號g低電平時比較器開始工作，輸入信號p=q，輸出equ為‘0’，否則為‘1’。
您可能感興趣的試卷
最新試題
signal標識符合法嗎？
題型：問答題
早期的可編程邏輯器件包括（）。
題型：填空題
定義一個變量a，數(shù)據(jù)類型為4位位向量（）。
題型：填空題
用IF語句編寫一個二選一電路，要求輸入a、b, sel為選擇端，輸出q。
題型：問答題
VHDL是否區(qū)分大小寫？
題型：問答題
圖中給出了4位逐位進位全加器，請完成其VHDL程序。
題型：問答題
任何時序電路都以（）為驅(qū)動信號，時序電路只是在時鐘信號的邊沿到來時，其狀態(tài)才發(fā)生改變。
題型：填空題
請列舉三種可編程邏輯器件：EEPROM、（）、FPGA。
題型：填空題
IF語句根據(jù)指定的條件來確定語句執(zhí)行順序，共有3種類型：（）。
題型：填空題
digital_ _8標識符合法嗎？
題型：問答題