根據(jù)已給出的二-十（BCD）進制優(yōu)先權編碼器功能表，試寫出其VHDL程序。

一個最簡單的VHDL語言由哪幾部分組成？請簡述各部分的主要功能。

進程必須位于（）內部，變量必須定義于（）內部。

（）狀態(tài)機輸出只依賴于器件的當前狀態(tài)，與輸入信號無關。

基于乘積項技術構造的可編程邏輯器件叫做（），基于查找表技術構造的可編程邏輯器件叫做FPGA。

VHDL是否區(qū)分大小寫？

12_bit標識符合法嗎？

簡述如何利用計數(shù)器精確控制時序。

簡述實體端口的模式。

完成下圖所示的觸發(fā)器。