問(wèn)答題
三態(tài)門電原理圖如右圖所示，真值表如左圖所示，請(qǐng)完成其VHDL程序構(gòu)造體部分。
您可能感興趣的試卷
你可能感興趣的試題
1.問(wèn)答題
根據(jù)下表填寫完成一個(gè)3-8線譯碼器的VHDL程序。
4.問(wèn)答題結(jié)構(gòu)體的描述方式有幾種方式？各有什么特點(diǎn)？
5.問(wèn)答題進(jìn)程設(shè)計(jì)要點(diǎn)是什么?
最新試題
digital_ _8標(biāo)識(shí)符合法嗎？
題型：?jiǎn)柎痤}
CONSTANT T2：std_logic <= ’0’;
題型：判斷題
VHDL是否區(qū)分大小寫？
題型：?jiǎn)柎痤}
編寫一個(gè)4位加法計(jì)數(shù)器VHDL程序的進(jìn)程（不必寫整個(gè)結(jié)構(gòu)框架），要求復(fù)位信號(hào)reset低電平時(shí)計(jì)數(shù)器清零，變高后，在上升沿開(kāi)始工作；輸入時(shí)鐘信號(hào)為clk，輸出為q。
題型：?jiǎn)柎痤}
用IF語(yǔ)句編寫一個(gè)二選一電路，要求輸入a、b, sel為選擇端，輸出q。
題型：?jiǎn)柎痤}
IF語(yǔ)句根據(jù)指定的條件來(lái)確定語(yǔ)句執(zhí)行順序，共有3種類型：（）。
題型：填空題
語(yǔ)句type wr is（wr0，wr1，wr2，wr3，wr4，wr5）；定義了一個(gè)狀態(tài)機(jī)變量wr，可以直接對(duì)wr賦值。
題型：判斷題
請(qǐng)列舉三種可編程邏輯器件：EEPROM、（）、FPGA。
題型：填空題
VHDL程序的基本結(jié)構(gòu)至少應(yīng)包括實(shí)體、（）兩部分和對(duì)庫(kù)的引用聲明。
題型：填空題
VHDL語(yǔ)言構(gòu)造體的描述方式有哪幾種？試述各自的特點(diǎn)。
題型：?jiǎn)柎痤}