問(wèn)答題
編寫一個(gè)2輸入與門的VHDL程序，請(qǐng)寫出庫(kù)、程序包、實(shí)體、構(gòu)造體相關(guān)語(yǔ)句，將端口定義為標(biāo)準(zhǔn)邏輯型數(shù)據(jù)結(jié)構(gòu)
您可能感興趣的試卷
你可能感興趣的試題
2.問(wèn)答題結(jié)構(gòu)體的描述方式有幾種方式？各有什么特點(diǎn)？
3.問(wèn)答題進(jìn)程設(shè)計(jì)要點(diǎn)是什么?
5.問(wèn)答題VHDL語(yǔ)言數(shù)據(jù)對(duì)象有哪幾種？
最新試題
圖中給出了4位逐位進(jìn)位全加器，請(qǐng)完成其VHDL程序。
題型：?jiǎn)柎痤}
（）狀態(tài)機(jī)輸出只依賴于器件的當(dāng)前狀態(tài)，與輸入信號(hào)無(wú)關(guān)。
題型：填空題
Moore狀態(tài)機(jī)輸出只是狀態(tài)機(jī)當(dāng)前狀態(tài)的函數(shù)，Mealy狀態(tài)機(jī)輸出為有限狀態(tài)機(jī)當(dāng)前值和輸入值的函數(shù)
題型：判斷題
簡(jiǎn)述moore狀態(tài)機(jī)和mealy狀態(tài)機(jī)的區(qū)別。
題型：?jiǎn)柎痤}
簡(jiǎn)述VHDL語(yǔ)言與計(jì)算機(jī)語(yǔ)言的差別。
題型：?jiǎn)柎痤}
進(jìn)程必須位于（）內(nèi)部，變量必須定義于（）內(nèi)部。
題型：填空題
VHDL程序的基本結(jié)構(gòu)至少應(yīng)包括實(shí)體、（）兩部分和對(duì)庫(kù)的引用聲明。
題型：填空題
簡(jiǎn)述CPLD與FPGA的異同。
題型：?jiǎn)柎痤}
早期的可編程邏輯器件包括（）。
題型：填空題
CONSTANT T2：std_logic <= ’0’;
題型：判斷題