12_bit標(biāo)識符合法嗎？

8digital標(biāo)識符合法嗎？

digital_ _8標(biāo)識符合法嗎？

早期的可編程邏輯器件包括（）。

任何時序電路都以（）為驅(qū)動信號，時序電路只是在時鐘信號的邊沿到來時，其狀態(tài)才發(fā)生改變。

CONSTANT T2：std_logic <= ’0’;

編寫一個數(shù)值比較器VHDL程序的進(jìn)程（不必寫整個結(jié)構(gòu)框架），要求使能信號g低電平時比較器開始工作，輸入信號p=q，輸出equ為‘0’，否則為‘1’。

完成下圖所示的觸發(fā)器。

VHDL程序的基本結(jié)構(gòu)至少應(yīng)包括實體、（）兩部分和對庫的引用聲明。

IF語句根據(jù)指定的條件來確定語句執(zhí)行順序，共有3種類型：（）。