問答題
下面是三人表決器的VHDL描述，分析其實現(xiàn)機制，并說明三個不同的結(jié)構(gòu)體分別用 了什么描述方法。
您可能感興趣的試卷
最新試題
VHDL是否區(qū)分大小寫？
題型：問答題
CONSTANT T2：std_logic <= ’0’;
題型：判斷題
基于乘積項技術(shù)構(gòu)造的可編程邏輯器件叫做（），基于查找表技術(shù)構(gòu)造的可編程邏輯器件叫做FPGA。
題型：填空題
VHDL程序的基本結(jié)構(gòu)至少應(yīng)包括實體、（）兩部分和對庫的引用聲明。
題型：填空題
IF語句根據(jù)指定的條件來確定語句執(zhí)行順序，共有3種類型：（）。
題型：填空題
請簡述自上至下硬件電路設(shè)計方法的基本過程。
題型：問答題
VHDL語言的變量和信號有什么區(qū)別？
題型：問答題
用IF語句編寫一個四選一電路，要求輸入d0～d3, s為選擇端，輸出y。
題型：問答題
完成下圖所示的觸發(fā)器。
題型：問答題
用IF語句編寫一個二選一電路，要求輸入a、b, sel為選擇端，輸出q。
題型：問答題