問答題
根據下面的程序，畫出產生的信號波形。
您可能感興趣的試卷
你可能感興趣的試題
3.單項選擇題在verilog語言中整型數據與（）位寄存器數據在實際意義上是相同的。
A.8
B.16
C.32
D.64
4.單項選擇題在verilog語言中，a=4b’1011，那么&a=（）
A.4b’1011
B.4b’1111
C.1b’1
D.1b’0
5.多項選擇題根據調用子模塊的不同抽象級別，模塊的結構描述可以分為（）
A.模塊級
B.門級
C.開關級
D.寄存器級
最新試題
如下圖，并根據時間狀態(tài)圖把程序補充完整，clr是清零使能端，高電平有效，脈沖發(fā)生器的輸入輸出均為8位數據。
題型：問答題
設計一奇偶校驗位生成電路，輸入八位總線信號bus，輸出及校驗位odd，偶校驗位even。
題型：問答題
設計一個異步清零D觸發(fā)器。
題型：問答題
補充完整下面D觸發(fā)器的程序代碼。
題型：問答題
設計一個觸發(fā)器。
題型：問答題
設計一個帶復位端且對輸入時鐘clk進行二分頻模塊，設計要求：復位信號為同步、高電平有效，時鐘的下降沿觸發(fā)。
題型：問答題
設計一個D觸發(fā)器。
題型：問答題
使用verilog設計一個七段數碼管譯碼器。
題型：問答題
設計一個帶使能的3-8譯碼器，使能信號en為高電平時真值表如下。
題型：問答題
觸發(fā)器設計程序如下，補全程序。
題型：問答題