A.D觸發(fā)器
B.JK觸發(fā)器
C.基本RS觸發(fā)器
D.負(fù)邊沿觸發(fā)D觸發(fā)器
您可能感興趣的試卷
你可能感興趣的試題
A.延遲時(shí)間
B.保持時(shí)間
C.建立時(shí)間
D.轉(zhuǎn)換時(shí)間
A.JK觸發(fā)器
B.D觸發(fā)器
C.T觸發(fā)器
D.基本RS觸發(fā)器
A.3個(gè)
B.4個(gè)
C.5個(gè)
D.6個(gè)
A.64
B.6
C.8
D.32
A.64
B.4
C.8
D.32
最新試題
CD放大器具有較()的輸入電阻和較()的輸出電阻。?????
?某次電路實(shí)驗(yàn)中,一同學(xué)按如下電路圖連接電路,完成實(shí)驗(yàn)。其中D0,D1端為輸入端,S0與S1為輸出端。在實(shí)驗(yàn)過(guò)程中,該同學(xué)觀(guān)測(cè)到輸出端S0,S1端輸出電平分別為邏輯高電平,邏輯低電平。請(qǐng)問(wèn)此刻電路輸入端D0,D1電平可能分別為()。
?已知Nexys4開(kāi)發(fā)板外部時(shí)鐘信號(hào)頻率為100MHz,數(shù)字鐘用來(lái)產(chǎn)生秒信號(hào)的時(shí)鐘信號(hào)頻率為1Hz,若采用計(jì)數(shù)器對(duì)100MHz的外部時(shí)鐘分頻得到1Hz的秒信號(hào),請(qǐng)問(wèn)該計(jì)數(shù)器至少需要多少位?()
?verilogHDL中已經(jīng)預(yù)先定義了的門(mén)級(jí)原型的符號(hào)有()。
一塊通用面包板,公共條是三?四?三分段連通型,那么這塊板上最多有()個(gè)插孔在內(nèi)部是連通在一起的。
?TTL或非門(mén)組成的邏輯電路如圖所示,當(dāng)輸入為以下哪種狀態(tài)時(shí)會(huì)出現(xiàn)冒險(xiǎn)現(xiàn)象?()
?CS放大器中引入源極電阻RS,其作用有()。?
?若某放大器的輸入信號(hào)為電壓信號(hào),輸出信號(hào)為電流信號(hào),則以下描述正確的有()。?
?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為()。
可以通過(guò)新增以下哪些類(lèi)型文件添加ChipScope調(diào)試IP核?()