A.JK觸發(fā)器
B.D觸發(fā)器
C.T觸發(fā)器
D.基本RS觸發(fā)器
您可能感興趣的試卷
你可能感興趣的試題
A.3個(gè)
B.4個(gè)
C.5個(gè)
D.6個(gè)
A.64
B.6
C.8
D.32
A.64
B.4
C.8
D.32
A.乘法和除法
B.二進(jìn)制和十進(jìn)制
C.同步和異步
D.加法和減法
A.置0
B.置1
C.保持
D.不定
最新試題
I=0.5mA,Vt=1.5V,k′n(W/L)=1mA/V2,VA足夠大。輸入輸出信號(hào)均通過(guò)電容耦合進(jìn)行傳輸(注意圖中未畫(huà)出電容),要實(shí)現(xiàn)增益為15倍的放大電路,則RD=()kΩ。?
?verilog語(yǔ)法中,間隔符號(hào)主要包括()。
以下哪個(gè)MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號(hào)處理系統(tǒng)的最后一級(jí)??()
?某次電路實(shí)驗(yàn)中,一同學(xué)按如下電路圖連接電路,完成實(shí)驗(yàn)。其中D0,D1端為輸入端,S0與S1為輸出端。在實(shí)驗(yàn)過(guò)程中,該同學(xué)觀測(cè)到輸出端S0,S1端輸出電平分別為邏輯高電平,邏輯低電平。請(qǐng)問(wèn)此刻電路輸入端D0,D1電平可能分別為()。
?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為()。
?在使用verilog描述一個(gè)二選一的數(shù)據(jù)選擇器時(shí),使用一條語(yǔ)句來(lái)進(jìn)行描述assign out1=(sel &b)∣(~sel &a),這條語(yǔ)句對(duì)應(yīng)的是()。
CD放大器因?yàn)樵礃O輸出信號(hào)幾乎與柵極輸入信號(hào)變化一致,因此被稱為“源極跟隨器”。
CG放大器具有較()的輸入電阻和較()的輸出電阻。?
?10進(jìn)制計(jì)數(shù)器模塊在數(shù)字鐘系統(tǒng)中可作為以下哪些模塊的子模塊?()
?CD放大器的性能特征有()。?