單項選擇題為使觸發(fā)器可靠地翻轉(zhuǎn)，輸入信號必須先于時鐘信號有效，這段時間間隔稱為（）
A.延遲時間
B.保持時間
C.建立時間
D.轉(zhuǎn)換時間
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題下面哪個電路輸出有不定狀態(tài)（）
A.JK觸發(fā)器
B.D觸發(fā)器
C.T觸發(fā)器
D.基本RS觸發(fā)器
2.單項選擇題若將十進(jìn)制數(shù)15存入一個移位寄存器中，所需要的移位脈沖的個數(shù)是（）
A.3個
B.4個
C.5個
D.6個
3.單項選擇題模為60的二進(jìn)制計數(shù)器，它由（）為位觸發(fā)器構(gòu)成。
A.64
B.6
C.8
D.32
4.單項選擇題模為16的二進(jìn)制計數(shù)器，它由（）為位觸發(fā)器構(gòu)成。
A.64
B.4
C.8
D.32
5.單項選擇題計數(shù)器按內(nèi)部各觸發(fā)器的動作步調(diào)，可分為（）計數(shù)器和（）計數(shù)器。
A.乘法和除法
B.二進(jìn)制和十進(jìn)制
C.同步和異步
D.加法和減法
最新試題
CG放大器具有較（）的輸入電阻和較（）的輸出電阻。?
題型：單項選擇題
?CS、CG和CD三種組態(tài)中，最適合做電壓放大器的還是CS放大器。
題型：判斷題
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。
題型：單項選擇題
?MOSFET源極漏極間的長度L越大，溝道長度調(diào)制效應(yīng)越明顯。???
題型：判斷題
在對數(shù)字鐘計時、校時模塊進(jìn)行仿真時，設(shè)秒信號的周期為10ns，若要觀察24時制計數(shù)是否正確，那么在復(fù)位信號無效，計時使能信號有效的情況下，仿真需運行多長時間？（）
題型：單項選擇題
用作電壓放大器時，CS放大器不合適的參數(shù)為（）。?
題型：單項選擇題
?若某放大器的輸入信號為電壓信號，輸出信號為電流信號，則以下描述正確的有（）。?
題型：多項選擇題
?TTL或非門組成的邏輯電路如圖所示，當(dāng)輸入為以下哪種狀態(tài)時會出現(xiàn)冒險現(xiàn)象？（）
題型：單項選擇題
?CS放大器中引入源極電阻RS，其作用有（）。?
題型：多項選擇題
?數(shù)字頻率計采用4個數(shù)字的BCD碼計數(shù)器，若采樣時間0.01s，那么它能夠測量的最大頻率是多少？（）
題型：單項選擇題