A.穩(wěn)定靜態(tài)工作點(diǎn)
B.控制器件輸入信號vgs的大小，避免因vi過大產(chǎn)生非線性失真
C.降低電壓增益
D.提高輸入輸出電阻
您可能感興趣的試卷
你可能感興趣的試題
A.對電壓信號有極好的放大作用
B.對電流信號有極好的放大作用
C.有較高的輸入輸出電阻
D.可用作電流跟隨器
A.CS組態(tài)
B.源極帶電阻的CS組態(tài)
C.CG組態(tài)
D.CD組態(tài)
A.不太高的電壓增益
B.較高的輸入電阻
C.較高的輸出電阻
D.較高的帶寬
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號均通過電容耦合進(jìn)行傳輸（注意圖中未畫出電容），要實現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。
?
A.10
B.15
C.12.5
D.8
?電路如圖所示，如果電容C2開路，則MOSFET的漏極直流電壓將會（），漏極交流電壓將會（），增益將會（）。
A.不變，增大，增大
B.不變，減小，減小
C.增大，減小，不變
D.增大，不變，減小
最新試題
?在使用verilog描述一個二選一的數(shù)據(jù)選擇器時，使用一條語句來進(jìn)行描述assign out1=（sel &b）∣（~sel &a），這條語句對應(yīng)的是（）。
?verilog語法中，間隔符號主要包括（）。
?6位7段數(shù)碼管動態(tài)顯示模塊如圖，要求人眼看到所有數(shù)碼管同時顯示各自對應(yīng)的數(shù)字，控制數(shù)碼管位選信號的動態(tài)掃描時鐘信號頻率約為多少？（）
?在verilogHDL的數(shù)字表達(dá)方式用，和十進(jìn)制數(shù)127表示的數(shù)字相同的表達(dá)方式有（）。
假設(shè)NEMOSFET已工作在飽和區(qū)，若uDS繼續(xù)增大時，溝道夾斷點(diǎn)向漏極移動。
?電路如圖所示，如果電容C2開路，則MOSFET的漏極直流電壓將會（），漏極交流電壓將會（），增益將會（）。
?若某放大器的輸入信號為電壓信號，輸出信號為電流信號，則以下描述正確的有（）。?
CD放大器具有較（）的輸入電阻和較（）的輸出電阻。?????
?MOSFET源極漏極間的長度L越大，溝道長度調(diào)制效應(yīng)越明顯。???
?CG放大器的性能描述合理的是（）。