多項選擇題可以通過新增以下哪些類型文件添加ChipScope調試IP核？（）
A.ChipScope Defintion and Connection Files
B.IP
C.Verilog Test Fixture
D.VHDL Package
您可能感興趣的試卷
你可能感興趣的試題
1.多項選擇題?verilogHDL中已經預先定義了的門級原型的符號有（）。
A.xor
B.not
C.nand
D.nor
2.多項選擇題?在verilogHDL的數字表達方式用，和十進制數127表示的數字相同的表達方式有（）。
A.8’b11_11_11_11
B.8’b1111111
C.8’h7f
D.8’d127
3.多項選擇題?verilog語法中，間隔符號主要包括（）。
A.換頁符
B.換行符
C.TAB鍵
D.空格符
4.單項選擇題
?6位7段數碼管動態(tài)顯示模塊如圖，要求人眼看到所有數碼管同時顯示各自對應的數字，控制數碼管位選信號的動態(tài)掃描時鐘信號頻率約為多少？（）
A.1Hz
B.100Hz
C.1kHz
D.10Hz
5.單項選擇題?數字頻率計設計中的測頻計數模塊共有多少個狀態(tài)？（）
A.1
B.4
C.3
D.5
最新試題
?數字頻率計采用4個數字的BCD碼計數器，若采樣時間0.01s，那么它能夠測量的最大頻率是多少？（）
題型：單項選擇題
?在verilogHDL的數字表達方式用，和十進制數127表示的數字相同的表達方式有（）。
題型：多項選擇題
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號均通過電容耦合進行傳輸（注意圖中未畫出電容），要實現增益為15倍的放大電路，則RD=（）kΩ。?
題型：單項選擇題
?MOSFET源極漏極間的長度L越大，溝道長度調制效應越明顯。???
題型：判斷題
?verilogHDL中已經預先定義了的門級原型的符號有（）。
題型：多項選擇題
當VGS=0時，能夠導通的MOS管為（）
題型：多項選擇題
假設NEMOSFET已工作在飽和區(qū)，若uDS繼續(xù)增大時，溝道夾斷點向漏極移動。
題型：判斷題
一塊通用面包板，公共條是三?四?三分段連通型，那么這塊板上最多有（）個插孔在內部是連通在一起的。
題型：單項選擇題
CG放大器因其輸入電阻過小，因此沒什么用處。
題型：判斷題
?電路如圖所示，如果電容C2開路，則MOSFET的漏極直流電壓將會（），漏極交流電壓將會（），增益將會（）。
題型：單項選擇題