整型對象的范圍約束通常用（）關(guān)鍵詞，位矢量用downto/to關(guān)鍵詞。

用IF語句編寫一個二選一電路，要求輸入a、b, sel為選擇端，輸出q。

早期的可編程邏輯器件包括（）。

語句type wr is（wr0，wr1，wr2，wr3，wr4，wr5）；定義了一個狀態(tài)機(jī)變量wr，可以直接對wr賦值。

一個最簡單的VHDL語言由哪幾部分組成？請簡述各部分的主要功能。

digital_ _8標(biāo)識符合法嗎？

VHDL語言的變量和信號有什么區(qū)別？

簡述CPLD與FPGA的異同。

圖中給出了4位逐位進(jìn)位全加器，請完成其VHDL程序。

任何時序電路都以（）為驅(qū)動信號，時序電路只是在時鐘信號的邊沿到來時，其狀態(tài)才發(fā)生改變。