根據(jù)已給出的二-十（BCD）進(jìn)制優(yōu)先權(quán)編碼器功能表，試寫出其VHDL程序。

簡述VHDL語言與計(jì)算機(jī)語言的差別。

簡述moore狀態(tài)機(jī)和mealy狀態(tài)機(jī)的區(qū)別。

定義一個(gè)變量a，數(shù)據(jù)類型為4位位向量（）。

VHDL是否區(qū)分大小寫？

用IF語句編寫一個(gè)四選一電路，要求輸入d0～d3, s為選擇端，輸出y。

Moore狀態(tài)機(jī)輸出只是狀態(tài)機(jī)當(dāng)前狀態(tài)的函數(shù)，Mealy狀態(tài)機(jī)輸出為有限狀態(tài)機(jī)當(dāng)前值和輸入值的函數(shù)

12_bit標(biāo)識符合法嗎？

根據(jù)已給出的全加器的VHDL程序，試寫出一個(gè)4位逐位進(jìn)位全加器的VHDL程序。

語句type wr is（wr0，wr1，wr2，wr3，wr4，wr5）；定義了一個(gè)狀態(tài)機(jī)變量wr，可以直接對wr賦值。