IF語句根據(jù)指定的條件來確定語句執(zhí)行順序，共有3種類型：（）。

請簡述自上至下硬件電路設(shè)計(jì)方法的基本過程。

簡述實(shí)體端口的模式。

signal標(biāo)識符合法嗎？

編寫一個(gè)4位加法計(jì)數(shù)器VHDL程序的進(jìn)程（不必寫整個(gè)結(jié)構(gòu)框架），要求復(fù)位信號reset低電平時(shí)計(jì)數(shù)器清零，變高后，在上升沿開始工作；輸入時(shí)鐘信號為clk，輸出為q。

請列舉三種可編程邏輯器件：EEPROM、（）、FPGA。

根據(jù)已給出的二-十（BCD）進(jìn)制優(yōu)先權(quán)編碼器功能表，試寫出其VHDL程序。

一個(gè)最簡單的VHDL語言由哪幾部分組成？請簡述各部分的主要功能。

早期的可編程邏輯器件包括（）。

Moore狀態(tài)機(jī)輸出只是狀態(tài)機(jī)當(dāng)前狀態(tài)的函數(shù)，Mealy狀態(tài)機(jī)輸出為有限狀態(tài)機(jī)當(dāng)前值和輸入值的函數(shù)