填空題VHDL程序的基本結(jié)構(gòu)至少應(yīng)包括（）、結(jié)構(gòu)體兩部分和對(duì)庫的引用聲明。
您可能感興趣的試卷
最新試題
8digital標(biāo)識(shí)符合法嗎？
題型：?jiǎn)柎痤}
編寫一個(gè)4位加法計(jì)數(shù)器VHDL程序的進(jìn)程（不必寫整個(gè)結(jié)構(gòu)框架），要求復(fù)位信號(hào)reset低電平時(shí)計(jì)數(shù)器清零，變高后，在上升沿開始工作；輸入時(shí)鐘信號(hào)為clk，輸出為q。
題型：?jiǎn)柎痤}
編寫一個(gè)數(shù)值比較器VHDL程序的進(jìn)程（不必寫整個(gè)結(jié)構(gòu)框架），要求使能信號(hào)g低電平時(shí)比較器開始工作，輸入信號(hào)p=q，輸出equ為‘0’，否則為‘1’。
題型：?jiǎn)柎痤}
請(qǐng)列舉三種可編程邏輯器件：EEPROM、（）、FPGA。
題型：填空題
進(jìn)程必須位于（）內(nèi)部，變量必須定義于（）內(nèi)部。
題型：填空題
digital_ _8標(biāo)識(shí)符合法嗎？
題型：?jiǎn)柎痤}
12_bit標(biāo)識(shí)符合法嗎？
題型：?jiǎn)柎痤}
簡(jiǎn)述實(shí)體端口的模式。
題型：?jiǎn)柎痤}
簡(jiǎn)述moore狀態(tài)機(jī)和mealy狀態(tài)機(jī)的區(qū)別。
題型：?jiǎn)柎痤}
定義一個(gè)變量a，數(shù)據(jù)類型為4位位向量（）。
題型：填空題