補(bǔ)充完整下面D觸發(fā)器的程序代碼。

設(shè)計一個順序脈沖。

設(shè)計一個觸發(fā)器。

使用case語句實現(xiàn)四選一多路選擇器。

編寫一個帶預(yù)置位，清零輸入，上跳沿觸發(fā)的邊沿觸發(fā)器的Verilog 代碼。其邏輯功能表以及電路符號如下圖所示。

設(shè)計一個4位計數(shù)器。

設(shè)計一個異步清零D觸發(fā)器。

使用verilog設(shè)計一個七段數(shù)碼管譯碼器。

同步D觸發(fā)器的程序如下，補(bǔ)全程序。

利用賦值語句設(shè)計組合邏輯的3‐8譯碼器設(shè)計程序如下，補(bǔ)全程序。