名詞解釋SOPC
您可能感興趣的試卷
你可能感興趣的試題
1.名詞解釋FPGA
2.名詞解釋RTL
3.名詞解釋ASIC
4.單項(xiàng)選擇題下列語(yǔ)句中，不屬于并行語(yǔ)句的是：（）
A.過程語(yǔ)句
B.assign語(yǔ)句
C.元件例化語(yǔ)句
D.case語(yǔ)句
5.單項(xiàng)選擇題下列標(biāo)識(shí)符中，（）是不合法的標(biāo)識(shí)符。
A.9moon
B.State0
C.Not_Ack_0
D.signall
最新試題
觸發(fā)器設(shè)計(jì)程序如下，補(bǔ)全程序。
題型：?jiǎn)柎痤}
設(shè)計(jì)一個(gè)觸發(fā)器。
題型：?jiǎn)柎痤}
設(shè)計(jì)一個(gè)D觸發(fā)器。
題型：?jiǎn)柎痤}
編寫一個(gè)4位的全加器。（輸入兩個(gè)加數(shù)a、b；和sum；進(jìn)位輸入cin；進(jìn)位輸出cout）。
題型：?jiǎn)柎痤}
半加器的程序如下，補(bǔ)全程序。
題型：?jiǎn)柎痤}
使用verilog設(shè)計(jì)一個(gè)七段數(shù)碼管譯碼器。
題型：?jiǎn)柎痤}
編寫一個(gè)帶預(yù)置位，清零輸入，上跳沿觸發(fā)的邊沿觸發(fā)器的Verilog 代碼。其邏輯功能表以及電路符號(hào)如下圖所示。
題型：?jiǎn)柎痤}
利用verilog語(yǔ)言設(shè)計(jì)一個(gè)1/2分頻器。
題型：?jiǎn)柎痤}
四位全加器程序如下，補(bǔ)全程序。
題型：?jiǎn)柎痤}
設(shè)計(jì)一個(gè)3‐8譯碼器。
題型：?jiǎn)柎痤}