問答題
試用verilog語言,利用內(nèi)置基本門級元件,采用結(jié)構(gòu)描述方式生成如圖所示的電路。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
設(shè)計一個3‐8譯碼器。
題型:問答題
設(shè)計一個有清零、使能、裝載功能的四位十進制減1計數(shù)器。清零低有效,使能、裝載高有效。功能優(yōu)先級為清零>裝載>使能。
題型:問答題
同步D觸發(fā)器的程序如下,補全程序。
題型:問答題
8-3編碼器的真值表如下表所示,完成整個程序的編寫。
題型:問答題
設(shè)計一個異步清零D觸發(fā)器。
題型:問答題
設(shè)計一個觸發(fā)器。
題型:問答題
補充完整下面D觸發(fā)器的程序代碼。
題型:問答題
半加器的程序如下,補全程序。
題型:問答題
設(shè)計一個帶使能的3-8譯碼器,使能信號en為高電平時真值表如下。
題型:問答題
設(shè)計一個D觸發(fā)器。
題型:問答題