A.UD=0.2V
B.UD=0.5V
C.UD=0.7V
D.IS=0A
您可能感興趣的試卷
你可能感興趣的試題
A.2.6kΩ
B.1.3kΩ
C.2.6Ω
D.條件不足,無法計算
A.一個理想開關(guān)
B.一個恒壓源
C.一個動態(tài)電阻
D.一條斜線
A.死區(qū)電壓為0.1V,正向?qū)妷簽?.3V
B.死區(qū)電壓為0.3V,正向?qū)妷簽?.5V
C.死區(qū)電壓為0.5V,正向?qū)妷簽?.7V
D.死區(qū)電壓為0.7V,正向?qū)妷簽?.9V
A.PN結(jié)面積小,適用于高頻情況
B.PN結(jié)面積大,適用于高頻情況
C.PN結(jié)面積小,適用于低頻情況
D.PN結(jié)面積大,適用于低頻情況
最新試題
?已知Nexys4開發(fā)板外部時鐘信號頻率為100MHz,數(shù)字鐘用來產(chǎn)生秒信號的時鐘信號頻率為1Hz,若采用計數(shù)器對100MHz的外部時鐘分頻得到1Hz的秒信號,請問該計數(shù)器至少需要多少位?()
?MOSFET源極漏極間的長度L越大,溝道長度調(diào)制效應(yīng)越明顯。???
現(xiàn)在定義了一個1位的加法器addbit(ci,a,b,co,sum),模塊的結(jié)果用表達(dá)式表示為{co,sub}=a+b+ci,其中a,b為兩個加數(shù),ci為來自低位的進(jìn)位,sum為和,co為向高位的進(jìn)位,如果以此1位加法器構(gòu)建四位加法器,同時定義頂層模塊中的端口信號和中間變量的定義:下面通過層次調(diào)用的方式進(jìn)行邏輯實(shí)現(xiàn)中的表達(dá)式正確的是()。
?verilog語法中,間隔符號主要包括()。
?若某放大器的輸入信號為電壓信號,輸出信號為電流信號,則以下描述正確的有()。?
CD放大器因?yàn)樵礃O輸出信號幾乎與柵極輸入信號變化一致,因此被稱為“源極跟隨器”。
MOSFET做放大器,要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核?()
CG放大器因其輸入電阻過小,因此沒什么用處。
I=0.5mA,Vt=1.5V,k′n(W/L)=1mA/V2,VA足夠大。輸入輸出信號均通過電容耦合進(jìn)行傳輸(注意圖中未畫出電容),要實(shí)現(xiàn)增益為15倍的放大電路,則RD=()kΩ。?