A.換頁符
B.換行符
C.TAB鍵
D.空格符
您可能感興趣的試卷
你可能感興趣的試題
?6位7段數(shù)碼管動態(tài)顯示模塊如圖，要求人眼看到所有數(shù)碼管同時顯示各自對應(yīng)的數(shù)字，控制數(shù)碼管位選信號的動態(tài)掃描時鐘信號頻率約為多少？（）
A.1Hz
B.100Hz
C.1kHz
D.10Hz
A.1
B.4
C.3
D.5
現(xiàn)在定義了一個1位的加法器addbit（ci，a，b，co，sum），模塊的結(jié)果用表達(dá)式表示為{co，sub}=a+b+ci，其中a，b為兩個加數(shù)，ci為來自低位的進(jìn)位，sum為和，co為向高位的進(jìn)位，如果以此1位加法器構(gòu)建四位加法器，同時定義頂層模塊中的端口信號和中間變量的定義：
下面通過層次調(diào)用的方式進(jìn)行邏輯實現(xiàn)中的表達(dá)式正確的是（）。
A.addbit U0（r1[0]，r2[0]，ci，result[0]，cl）
B.addbit （r1[0]，r2[0]，ci，result[0]，c1）
C.addbit U0（ci，r1[0]，r2[0]，cl，result[0]）
D.addbit （r1，r2，ci，result，c1）
A.過程描述方式
B.行為描述方式
C.數(shù)據(jù)流描述方式
D.尋跡描述方式
A./*...*/
B.{...}
C.begin...end
D.module...endmodule
最新試題
?verilog語法中，間隔符號主要包括（）。
?在使用verilog描述一個二選一的數(shù)據(jù)選擇器時，使用一條語句來進(jìn)行描述assign out1=（sel &b）∣（~sel &a），這條語句對應(yīng)的是（）。
已知某N溝道增強(qiáng)型MOS場效應(yīng)管的。下表給出了四種狀態(tài)下和的值，那么各狀態(tài)下器件的工作狀態(tài)為（）。
?在verilogHDL的數(shù)字表達(dá)方式用，和十進(jìn)制數(shù)127表示的數(shù)字相同的表達(dá)方式有（）。
在下圖中如果輸入輸出均有電容耦合，則將RG的阻值由10MΩ替換為1MΩ時，柵極直流電壓將會（），漏極直流電流將會（），輸入電阻將會（）。
?MOSFET源極漏極間的長度L越大，溝道長度調(diào)制效應(yīng)越明顯。???
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。
?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有（）。
?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為（）。
CD放大器因為源極輸出信號幾乎與柵極輸入信號變化一致，因此被稱為“源極跟隨器”。