A.2.6kΩ
B.1.3kΩ
C.2.6Ω
D.條件不足，無法計(jì)算
您可能感興趣的試卷
你可能感興趣的試題
A.一個理想開關(guān)
B.一個恒壓源
C.一個動態(tài)電阻
D.一條斜線
A.死區(qū)電壓為0.1V，正向?qū)妷簽?.3V
B.死區(qū)電壓為0.3V，正向?qū)妷簽?.5V
C.死區(qū)電壓為0.5V，正向?qū)妷簽?.7V
D.死區(qū)電壓為0.7V，正向?qū)妷簽?.9V
A.PN結(jié)面積小，適用于高頻情況
B.PN結(jié)面積大，適用于高頻情況
C.PN結(jié)面積小，適用于低頻情況
D.PN結(jié)面積大，適用于低頻情況
A.反向
B.擊穿
C.擊穿反向
D.反向擊穿
最新試題
?CS放大器中引入源極電阻RS，其作用有（）。?
?已知Nexys4開發(fā)板外部時鐘信號頻率為100MHz，數(shù)字鐘用來產(chǎn)生秒信號的時鐘信號頻率為1Hz，若采用計(jì)數(shù)器對100MHz的外部時鐘分頻得到1Hz的秒信號，請問該計(jì)數(shù)器至少需要多少位？（）
?在使用verilog描述一個二選一的數(shù)據(jù)選擇器時，使用一條語句來進(jìn)行描述assign out1=（sel &b）∣（~sel &a），這條語句對應(yīng)的是（）。
?若某放大器的輸入信號為電壓信號，輸出信號為電流信號，則以下描述正確的有（）。?
?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有（）。
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為（）。
CD放大器因?yàn)樵礃O輸出信號幾乎與柵極輸入信號變化一致，因此被稱為“源極跟隨器”。
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。
?CS、CG和CD三種組態(tài)中，最適合做電壓放大器的還是CS放大器。