電路如圖所示,設(shè)滿足深度負(fù)反饋條件。
(1)判斷級(jí)間反饋的極性和組態(tài);
(2)求其閉環(huán)電壓放大倍數(shù)Auf。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
?MOSFET源極漏極間的長(zhǎng)度L越大,溝道長(zhǎng)度調(diào)制效應(yīng)越明顯。???
以下哪個(gè)MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號(hào)處理系統(tǒng)的最后一級(jí)??()
在下圖中如果輸入輸出均有電容耦合,則將RG的阻值由10MΩ替換為1MΩ時(shí),柵極直流電壓將會(huì)(),漏極直流電流將會(huì)(),輸入電阻將會(huì)()。
?CS、CG和CD三種組態(tài)中,最適合做電壓放大器的還是CS放大器。
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義,VerilogHDL的模塊范圍的定義的開(kāi)始和結(jié)束方式是()。
?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為()。
可以通過(guò)新增以下哪些類(lèi)型文件添加ChipScope調(diào)試IP核?()
?某次電路實(shí)驗(yàn)中,一同學(xué)按如下電路圖連接電路,完成實(shí)驗(yàn)。其中D0,D1端為輸入端,S0與S1為輸出端。在實(shí)驗(yàn)過(guò)程中,該同學(xué)觀測(cè)到輸出端S0,S1端輸出電平分別為邏輯高電平,邏輯低電平。請(qǐng)問(wèn)此刻電路輸入端D0,D1電平可能分別為()。
?TTL或非門(mén)組成的邏輯電路如圖所示,當(dāng)輸入為以下哪種狀態(tài)時(shí)會(huì)出現(xiàn)冒險(xiǎn)現(xiàn)象?()
?verilog語(yǔ)法中,間隔符號(hào)主要包括()。