問答題
電路如圖所示,通過分析判斷反饋組態(tài),并近似計算其閉環(huán)電壓增益Ausf。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
CG放大器具有較()的輸入電阻和較()的輸出電阻。?
題型:單項(xiàng)選擇題
?CG放大器的性能描述合理的是()。
題型:單項(xiàng)選擇題
?TTL或非門組成的邏輯電路如圖所示,當(dāng)輸入為以下哪種狀態(tài)時會出現(xiàn)冒險現(xiàn)象?()
題型:單項(xiàng)選擇題
?數(shù)字頻率計采用4個數(shù)字的BCD碼計數(shù)器,若采樣時間0.01s,那么它能夠測量的最大頻率是多少?()
題型:單項(xiàng)選擇題
?verilog語法中,間隔符號主要包括()。
題型:多項(xiàng)選擇題
一塊通用面包板,公共條是三?四?三分段連通型,那么這塊板上最多有()個插孔在內(nèi)部是連通在一起的。
題型:單項(xiàng)選擇題
CD放大器因?yàn)樵礃O輸出信號幾乎與柵極輸入信號變化一致,因此被稱為“源極跟隨器”。
題型:判斷題
?某次電路實(shí)驗(yàn)中,一同學(xué)按如下電路圖連接電路,完成實(shí)驗(yàn)。其中D0,D1端為輸入端,S0與S1為輸出端。在實(shí)驗(yàn)過程中,該同學(xué)觀測到輸出端S0,S1端輸出電平分別為邏輯高電平,邏輯低電平。請問此刻電路輸入端D0,D1電平可能分別為()。
題型:單項(xiàng)選擇題
假設(shè)NEMOSFET已工作在飽和區(qū),若uDS繼續(xù)增大時,溝道夾斷點(diǎn)向漏極移動。
題型:判斷題
?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有()。
題型:多項(xiàng)選擇題