VHDL程序的基本結(jié)構(gòu)至少應(yīng)包括實(shí)體、（）兩部分和對(duì)庫的引用聲明。

請(qǐng)簡(jiǎn)述自上至下硬件電路設(shè)計(jì)方法的基本過程。

VHDL語言構(gòu)造體的描述方式有哪幾種？試述各自的特點(diǎn)。

完成下圖所示的觸發(fā)器。

基于乘積項(xiàng)技術(shù)構(gòu)造的可編程邏輯器件叫做（），基于查找表技術(shù)構(gòu)造的可編程邏輯器件叫做FPGA。

早期的可編程邏輯器件包括（）。

進(jìn)程必須位于（）內(nèi)部，變量必須定義于（）內(nèi)部。

用IF語句編寫一個(gè)二選一電路，要求輸入a、b, sel為選擇端，輸出q。

digital_ _8標(biāo)識(shí)符合法嗎？

（）狀態(tài)機(jī)輸出只依賴于器件的當(dāng)前狀態(tài)，與輸入信號(hào)無關(guān)。