多項選擇題?在verilogHDL的數(shù)字表達方式用,和十進制數(shù)127表示的數(shù)字相同的表達方式有()。

A.8’b11_11_11_11
B.8’b1111111
C.8’h7f
D.8’d127


您可能感興趣的試卷

你可能感興趣的試題

1.多項選擇題?verilog語法中,間隔符號主要包括()。

A.換頁符
B.換行符
C.TAB鍵
D.空格符

最新試題

?MOSFET源極漏極間的長度L越大,溝道長度調(diào)制效應(yīng)越明顯。???

題型:判斷題

?數(shù)字頻率計采用4個數(shù)字的BCD碼計數(shù)器,若采樣時間0.01s,那么它能夠測量的最大頻率是多少?()

題型:單項選擇題

?電路如圖所示,如果電容C2開路,則MOSFET的漏極直流電壓將會(),漏極交流電壓將會(),增益將會()。

題型:單項選擇題

一塊通用面包板,公共條是三?四?三分段連通型,那么這塊板上最多有()個插孔在內(nèi)部是連通在一起的。

題型:單項選擇題

?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有()。

題型:多項選擇題

?TTL或非門組成的邏輯電路如圖所示,當(dāng)輸入為以下哪種狀態(tài)時會出現(xiàn)冒險現(xiàn)象?()

題型:單項選擇題

?在使用verilog描述一個二選一的數(shù)據(jù)選擇器時,使用一條語句來進行描述assign out1=(sel &b)∣(~sel &a),這條語句對應(yīng)的是()。

題型:單項選擇題

CD放大器因為源極輸出信號幾乎與柵極輸入信號變化一致,因此被稱為“源極跟隨器”。

題型:判斷題

現(xiàn)在定義了一個1位的加法器addbit(ci,a,b,co,sum),模塊的結(jié)果用表達式表示為{co,sub}=a+b+ci,其中a,b為兩個加數(shù),ci為來自低位的進位,sum為和,co為向高位的進位,如果以此1位加法器構(gòu)建四位加法器,同時定義頂層模塊中的端口信號和中間變量的定義:下面通過層次調(diào)用的方式進行邏輯實現(xiàn)中的表達式正確的是()。

題型:單項選擇題

用作電壓放大器時,CS放大器不合適的參數(shù)為()。?

題型:單項選擇題