電路及晶體管的特性所示。
（1）作負(fù)載線，找出靜態(tài)工作點(diǎn)Q和放大器的動(dòng)態(tài)范圍。若要獲得盡可能大的動(dòng)態(tài)范圍，RB應(yīng)取多大的數(shù)值？
（2）電路其他參數(shù)不變，RC由2kΩ變?yōu)?.1kΩ，Q點(diǎn)移至何處？
（3）電路其他參數(shù)不變，RB由16kΩ變?yōu)?2kΩ，Q點(diǎn)移至何處？
（4）電路其他參數(shù)不變，VCC由9V減至6V，Q點(diǎn)移至何處？
您可能感興趣的試卷
最新試題
在下圖中如果輸入輸出均有電容耦合，則將RG的阻值由10MΩ替換為1MΩ時(shí)，柵極直流電壓將會(huì)（），漏極直流電流將會(huì)（），輸入電阻將會(huì)（）。
可以通過(guò)新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
在對(duì)數(shù)字鐘計(jì)時(shí)、校時(shí)模塊進(jìn)行仿真時(shí)，設(shè)秒信號(hào)的周期為10ns，若要觀察24時(shí)制計(jì)數(shù)是否正確，那么在復(fù)位信號(hào)無(wú)效，計(jì)時(shí)使能信號(hào)有效的情況下，仿真需運(yùn)行多長(zhǎng)時(shí)間？（）
CD放大器具有較（）的輸入電阻和較（）的輸出電阻。?????
?在使用verilog描述一個(gè)二選一的數(shù)據(jù)選擇器時(shí)，使用一條語(yǔ)句來(lái)進(jìn)行描述assign out1=（sel &b）∣（~sel &a），這條語(yǔ)句對(duì)應(yīng)的是（）。
?6位7段數(shù)碼管動(dòng)態(tài)顯示模塊如圖，要求人眼看到所有數(shù)碼管同時(shí)顯示各自對(duì)應(yīng)的數(shù)字，控制數(shù)碼管位選信號(hào)的動(dòng)態(tài)掃描時(shí)鐘信號(hào)頻率約為多少？（）
假設(shè)NEMOSFET已工作在飽和區(qū)，若uDS繼續(xù)增大時(shí)，溝道夾斷點(diǎn)向漏極移動(dòng)。
?verilog語(yǔ)法中，間隔符號(hào)主要包括（）。
當(dāng)VGS=0時(shí)，能夠?qū)ǖ腗OS管為（）
?電路如圖所示，如果電容C2開(kāi)路，則MOSFET的漏極直流電壓將會(huì)（），漏極交流電壓將會(huì)（），增益將會(huì)（）。