判斷題根據(jù)邏輯代數(shù)等式A+AB=A，可推出AB=0。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號(hào)均通過電容耦合進(jìn)行傳輸（注意圖中未畫出電容），要實(shí)現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?
題型：?jiǎn)雾?xiàng)選擇題
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
題型：多項(xiàng)選擇題
以下哪個(gè)MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號(hào)處理系統(tǒng)的最后一級(jí)？?（）
題型：?jiǎn)雾?xiàng)選擇題
假設(shè)NEMOSFET已工作在飽和區(qū)，若uDS繼續(xù)增大時(shí)，溝道夾斷點(diǎn)向漏極移動(dòng)。
題型：判斷題
?TTL或非門組成的邏輯電路如圖所示，當(dāng)輸入為以下哪種狀態(tài)時(shí)會(huì)出現(xiàn)冒險(xiǎn)現(xiàn)象？（）
題型：?jiǎn)雾?xiàng)選擇題
?verilog語法中，間隔符號(hào)主要包括（）。
題型：多項(xiàng)選擇題
一塊通用面包板，公共條是三?四?三分段連通型，那么這塊板上最多有（）個(gè)插孔在內(nèi)部是連通在一起的。
題型：?jiǎn)雾?xiàng)選擇題
?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為（）。
題型：?jiǎn)雾?xiàng)選擇題
?已知Nexys4開發(fā)板外部時(shí)鐘信號(hào)頻率為100MHz，數(shù)字鐘用來產(chǎn)生秒信號(hào)的時(shí)鐘信號(hào)頻率為1Hz，若采用計(jì)數(shù)器對(duì)100MHz的外部時(shí)鐘分頻得到1Hz的秒信號(hào)，請(qǐng)問該計(jì)數(shù)器至少需要多少位？（）
題型：?jiǎn)雾?xiàng)選擇題
?CD放大器的性能特征有（）。?
題型：多項(xiàng)選擇題