A.可作電壓跟隨器使用
B.可用于多級電路中做緩沖器，進行阻抗變換
C.良好的參數(shù)特性使其非常適合用于單級電壓放大
D.良好的參數(shù)特性使其非常適合用于單級電流放大
您可能感興趣的試卷
你可能感興趣的試題
A.穩(wěn)定靜態(tài)工作點
B.控制器件輸入信號vgs的大小，避免因vi過大產(chǎn)生非線性失真
C.降低電壓增益
D.提高輸入輸出電阻
A.對電壓信號有極好的放大作用
B.對電流信號有極好的放大作用
C.有較高的輸入輸出電阻
D.可用作電流跟隨器
A.CS組態(tài)
B.源極帶電阻的CS組態(tài)
C.CG組態(tài)
D.CD組態(tài)
A.不太高的電壓增益
B.較高的輸入電阻
C.較高的輸出電阻
D.較高的帶寬
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號均通過電容耦合進行傳輸（注意圖中未畫出電容），要實現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。
?
A.10
B.15
C.12.5
D.8
最新試題
假設(shè)NEMOSFET已工作在飽和區(qū)，若uDS繼續(xù)增大時，溝道夾斷點向漏極移動。
?在verilogHDL的數(shù)字表達方式用，和十進制數(shù)127表示的數(shù)字相同的表達方式有（）。
?10進制計數(shù)器模塊在數(shù)字鐘系統(tǒng)中可作為以下哪些模塊的子模塊？（）
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號均通過電容耦合進行傳輸（注意圖中未畫出電容），要實現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?
CG放大器因其輸入電阻過小，因此沒什么用處。
現(xiàn)在定義了一個1位的加法器addbit（ci，a，b，co，sum），模塊的結(jié)果用表達式表示為{co，sub}=a+b+ci，其中a，b為兩個加數(shù)，ci為來自低位的進位，sum為和，co為向高位的進位，如果以此1位加法器構(gòu)建四位加法器，同時定義頂層模塊中的端口信號和中間變量的定義：下面通過層次調(diào)用的方式進行邏輯實現(xiàn)中的表達式正確的是（）。
當VGS=0時，能夠?qū)ǖ腗OS管為（）
?verilogHDL的基本結(jié)構(gòu)中通常需要進行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。
以下哪個MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號處理系統(tǒng)的最后一級？?（）
?電路如圖所示，如果電容C2開路，則MOSFET的漏極直流電壓將會（），漏極交流電壓將會（），增益將會（）。