如下圖所示的電路中，已知電源電壓VCC=20V，Rd=10K，RS=10K，RL=10K，RG1=300K，RG2=100，RG=2M，g=1.0mS，IDSS=0.9mA，VP=-4V，電容C1，C2，C3均足夠大。
試求：
（1）寫出計(jì)算靜態(tài)工作點(diǎn)值的方程式；
（2）畫出微變等效電路；
（3）計(jì)算電壓放大倍數(shù)；
（4）計(jì)算輸入電阻Ri及輸出電阻Ro。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
?在使用verilog描述一個二選一的數(shù)據(jù)選擇器時，使用一條語句來進(jìn)行描述assign out1=（sel &b）∣（~sel &a），這條語句對應(yīng)的是（）。
CG放大器因其輸入電阻過小，因此沒什么用處。
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
?MOSFET源極漏極間的長度L越大，溝道長度調(diào)制效應(yīng)越明顯。???
?6位7段數(shù)碼管動態(tài)顯示模塊如圖，要求人眼看到所有數(shù)碼管同時顯示各自對應(yīng)的數(shù)字，控制數(shù)碼管位選信號的動態(tài)掃描時鐘信號頻率約為多少？（）
在對數(shù)字鐘計(jì)時、校時模塊進(jìn)行仿真時，設(shè)秒信號的周期為10ns，若要觀察24時制計(jì)數(shù)是否正確，那么在復(fù)位信號無效，計(jì)時使能信號有效的情況下，仿真需運(yùn)行多長時間？（）
當(dāng)VGS=0時，能夠?qū)ǖ腗OS管為（）
?某次電路實(shí)驗(yàn)中，一同學(xué)按如下電路圖連接電路，完成實(shí)驗(yàn)。其中D0，D1端為輸入端，S0與S1為輸出端。在實(shí)驗(yàn)過程中，該同學(xué)觀測到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請問此刻電路輸入端D0，D1電平可能分別為（）。
MOSFET做放大器，要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???
一塊通用面包板，公共條是三?四?三分段連通型，那么這塊板上最多有（）個插孔在內(nèi)部是連通在一起的。