電路如圖所示。已知U1=U2=U3=U4=10mV,試求Uo?
您可能感興趣的試卷
你可能感興趣的試題
試求下圖各電路的輸出電壓與輸入電壓的關(guān)系式。
負(fù)反饋放大電路如圖所示。
(1)試判別電路中引入了何種反饋?
(2)為得到低輸入電阻和低輸出電阻,應(yīng)采用何種類(lèi)型的負(fù)反饋?電路應(yīng)如何改接?
最新試題
I=0.5mA,Vt=1.5V,k′n(W/L)=1mA/V2,VA足夠大。輸入輸出信號(hào)均通過(guò)電容耦合進(jìn)行傳輸(注意圖中未畫(huà)出電容),要實(shí)現(xiàn)增益為15倍的放大電路,則RD=()kΩ。?
?CD放大器的性能特征有()。?
?電路如圖所示,如果電容C2開(kāi)路,則MOSFET的漏極直流電壓將會(huì)(),漏極交流電壓將會(huì)(),增益將會(huì)()。
?CG放大器的性能描述合理的是()。
?verilogHDL中已經(jīng)預(yù)先定義了的門(mén)級(jí)原型的符號(hào)有()。
在對(duì)數(shù)字鐘計(jì)時(shí)、校時(shí)模塊進(jìn)行仿真時(shí),設(shè)秒信號(hào)的周期為10ns,若要觀察24時(shí)制計(jì)數(shù)是否正確,那么在復(fù)位信號(hào)無(wú)效,計(jì)時(shí)使能信號(hào)有效的情況下,仿真需運(yùn)行多長(zhǎng)時(shí)間?()
?在使用verilog描述一個(gè)二選一的數(shù)據(jù)選擇器時(shí),使用一條語(yǔ)句來(lái)進(jìn)行描述assign out1=(sel &b)∣(~sel &a),這條語(yǔ)句對(duì)應(yīng)的是()。
已知某N溝道增強(qiáng)型MOS場(chǎng)效應(yīng)管的。下表給出了四種狀態(tài)下和的值,那么各狀態(tài)下器件的工作狀態(tài)為()。
?若某放大器的輸入信號(hào)為電壓信號(hào),輸出信號(hào)為電流信號(hào),則以下描述正確的有()。?
?verilog語(yǔ)法中,間隔符號(hào)主要包括()。