?已知Nexys4開發(fā)板外部時鐘信號頻率為100MHz，數(shù)字鐘用來產生秒信號的時鐘信號頻率為1Hz，若采用計數(shù)器對100MHz的外部時鐘分頻得到1Hz的秒信號，請問該計數(shù)器至少需要多少位？（）

CG放大器具有較（）的輸入電阻和較（）的輸出電阻。?

CD放大器具有較（）的輸入電阻和較（）的輸出電阻。?????

?CS、CG和CD三種組態(tài)中，最適合做電壓放大器的還是CS放大器。

?CG放大器的性能描述合理的是（）。

?電路如圖所示，如果電容C2開路，則MOSFET的漏極直流電壓將會（），漏極交流電壓將會（），增益將會（）。

在下圖中如果輸入輸出均有電容耦合，則將RG的阻值由10MΩ替換為1MΩ時，柵極直流電壓將會（），漏極直流電流將會（），輸入電阻將會（）。

?verilogHDL中已經預先定義了的門級原型的符號有（）。

現(xiàn)在定義了一個1位的加法器addbit（ci，a，b，co，sum），模塊的結果用表達式表示為{co，sub}=a+b+ci，其中a，b為兩個加數(shù)，ci為來自低位的進位，sum為和，co為向高位的進位，如果以此1位加法器構建四位加法器，同時定義頂層模塊中的端口信號和中間變量的定義：下面通過層次調用的方式進行邏輯實現(xiàn)中的表達式正確的是（）。

?數(shù)字頻率計設計中的測頻計數(shù)模塊共有多少個狀態(tài)？（）