您可能感興趣的試卷
你可能感興趣的試題
A.輸入和輸出間存在反饋
B.輸出狀態(tài)和原狀態(tài)有關(guān)
C.具有記憶能力
D.不具記憶能力
A.該時(shí)刻的輸入信號(hào)
B.該時(shí)刻輸入信號(hào)和輸入信號(hào)作用前電路的狀態(tài)
C.輸入信號(hào)作用前電路的狀態(tài)
D.輸出信號(hào)
A.0
B.1
C.2
D.10
最新試題
在下圖中如果輸入輸出均有電容耦合，則將RG的阻值由10MΩ替換為1MΩ時(shí)，柵極直流電壓將會(huì)（），漏極直流電流將會(huì)（），輸入電阻將會(huì)（）。
?MOSFET源極漏極間的長(zhǎng)度L越大，溝道長(zhǎng)度調(diào)制效應(yīng)越明顯。???
當(dāng)VGS=0時(shí)，能夠?qū)ǖ腗OS管為（）
用作電壓放大器時(shí)，CS放大器不合適的參數(shù)為（）。?
CG放大器具有較（）的輸入電阻和較（）的輸出電阻。?
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。
?若某放大器的輸入信號(hào)為電壓信號(hào)，輸出信號(hào)為電流信號(hào)，則以下描述正確的有（）。?
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
在對(duì)數(shù)字鐘計(jì)時(shí)、校時(shí)模塊進(jìn)行仿真時(shí)，設(shè)秒信號(hào)的周期為10ns，若要觀察24時(shí)制計(jì)數(shù)是否正確，那么在復(fù)位信號(hào)無效，計(jì)時(shí)使能信號(hào)有效的情況下，仿真需運(yùn)行多長(zhǎng)時(shí)間？（）
?CS放大器中引入源極電阻RS，其作用有（）。?