A.輸入和輸出間存在反饋
B.輸出狀態(tài)和原狀態(tài)有關(guān)
C.具有記憶能力
D.不具記憶能力
您可能感興趣的試卷
你可能感興趣的試題
A.該時(shí)刻的輸入信號(hào)
B.該時(shí)刻輸入信號(hào)和輸入信號(hào)作用前電路的狀態(tài)
C.輸入信號(hào)作用前電路的狀態(tài)
D.輸出信號(hào)
A.0
B.1
C.2
D.10
A.基數(shù)
B.權(quán)
C.系數(shù)
D.不確定
A.A+AB=A
B.A+B=B+A
C.AX0=0
D.A+A!*B=A
A.決定事件幾個(gè)條件有一個(gè)符合，這件事就發(fā)生
B.決定事件幾個(gè)條件全部符合，這件事就發(fā)生
C.條件不具備，事件發(fā)生；條件具備，事件不發(fā)生
D.事件和條件相反
最新試題
當(dāng)VGS=0時(shí)，能夠?qū)ǖ腗OS管為（）
?10進(jìn)制計(jì)數(shù)器模塊在數(shù)字鐘系統(tǒng)中可作為以下哪些模塊的子模塊？（）
?在使用verilog描述一個(gè)二選一的數(shù)據(jù)選擇器時(shí)，使用一條語(yǔ)句來(lái)進(jìn)行描述assign out1=（sel &b）∣（~sel &a），這條語(yǔ)句對(duì)應(yīng)的是（）。
?某次電路實(shí)驗(yàn)中，一同學(xué)按如下電路圖連接電路，完成實(shí)驗(yàn)。其中D0，D1端為輸入端，S0與S1為輸出端。在實(shí)驗(yàn)過(guò)程中，該同學(xué)觀測(cè)到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請(qǐng)問(wèn)此刻電路輸入端D0，D1電平可能分別為（）。
假設(shè)NEMOSFET已工作在飽和區(qū)，若uDS繼續(xù)增大時(shí)，溝道夾斷點(diǎn)向漏極移動(dòng)。
?verilogHDL中已經(jīng)預(yù)先定義了的門級(jí)原型的符號(hào)有（）。
?CD放大器的性能特征有（）。?
?電路如圖所示，如果電容C2開(kāi)路，則MOSFET的漏極直流電壓將會(huì)（），漏極交流電壓將會(huì)（），增益將會(huì)（）。
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開(kāi)始和結(jié)束方式是（）。
現(xiàn)在定義了一個(gè)1位的加法器addbit（ci，a，b，co，sum），模塊的結(jié)果用表達(dá)式表示為{co，sub}=a+b+ci，其中a，b為兩個(gè)加數(shù)，ci為來(lái)自低位的進(jìn)位，sum為和，co為向高位的進(jìn)位，如果以此1位加法器構(gòu)建四位加法器，同時(shí)定義頂層模塊中的端口信號(hào)和中間變量的定義：下面通過(guò)層次調(diào)用的方式進(jìn)行邏輯實(shí)現(xiàn)中的表達(dá)式正確的是（）。