問答題

設(shè)下圖中A為理想運(yùn)放,求各電路的輸出電壓值。


您可能感興趣的試卷

你可能感興趣的試題

最新試題

?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有()。

題型:多項(xiàng)選擇題

?CD放大器的性能特征有()。?

題型:多項(xiàng)選擇題

?TTL或非門組成的邏輯電路如圖所示,當(dāng)輸入為以下哪種狀態(tài)時會出現(xiàn)冒險現(xiàn)象?()

題型:單項(xiàng)選擇題

?verilog語法中,間隔符號主要包括()。

題型:多項(xiàng)選擇題

?MOSFET源極漏極間的長度L越大,溝道長度調(diào)制效應(yīng)越明顯。???

題型:判斷題

在對數(shù)字鐘計時、校時模塊進(jìn)行仿真時,設(shè)秒信號的周期為10ns,若要觀察24時制計數(shù)是否正確,那么在復(fù)位信號無效,計時使能信號有效的情況下,仿真需運(yùn)行多長時間?()

題型:單項(xiàng)選擇題

?某次電路實(shí)驗(yàn)中,一同學(xué)按如下電路圖連接電路,完成實(shí)驗(yàn)。其中D0,D1端為輸入端,S0與S1為輸出端。在實(shí)驗(yàn)過程中,該同學(xué)觀測到輸出端S0,S1端輸出電平分別為邏輯高電平,邏輯低電平。請問此刻電路輸入端D0,D1電平可能分別為()。

題型:單項(xiàng)選擇題

I=0.5mA,Vt=1.5V,k′n(W/L)=1mA/V2,VA足夠大。輸入輸出信號均通過電容耦合進(jìn)行傳輸(注意圖中未畫出電容),要實(shí)現(xiàn)增益為15倍的放大電路,則RD=()kΩ。?

題型:單項(xiàng)選擇題

?10進(jìn)制計數(shù)器模塊在數(shù)字鐘系統(tǒng)中可作為以下哪些模塊的子模塊?()

題型:多項(xiàng)選擇題

以下哪個MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號處理系統(tǒng)的最后一級??()

題型:單項(xiàng)選擇題