<dl id="mqtjw"><big id="mqtjw"><dfn id="mqtjw"></dfn></big></dl>

<table id="mqtjw"></table>

<samp id="mqtjw"></samp>

_{<small id="mqtjw"></small>}

網(wǎng)站首頁考試題庫熱門試題智能家居網(wǎng)課試題

大學(xué)試題

題庫首頁每日一練章節(jié)練習(xí)

計算機科學(xué)verilog問答題每日一練(2020.02.10)

來源：考試資料網(wǎng)

1.問答題設(shè)計一款數(shù)據(jù)選擇器（輸入端分別是D0——D7，輸出端為Y）。

參考答案：

2.問答題設(shè)計一個順序脈沖。

參考答案：

3.問答題為什么在Verilog語言中，其綜合只支持次數(shù)確定的循環(huán)，而不支持次數(shù)不確定的循環(huán)？

參考答案：這是因為，在Verilog語言中，它是為電路設(shè)計而設(shè)計的一門語言，它如高級語言不同，若循環(huán)的次數(shù)不確定，則會帶來不確定的...

點擊查看完整答案

4.問答題Verilog HDL語言進行電路設(shè)計方法有哪幾種？

參考答案：

1、自上而下的設(shè)計方法（Top-Down）
2、自下而上的設(shè)計方法（Bottom-Up）
3、綜合設(shè)計的方法

5.問答題設(shè)計數(shù)據(jù)鎖存器程序。

參考答案：

<b id="nlsim"><dfn id="nlsim"></dfn></b>