計(jì)算機(jī)科學(xué)verilog填空題每日一練(2020.01.09)

來(lái)源：考試資料網(wǎng)

1.填空題用assign描述的語(yǔ)句我們一般稱(chēng)之為（）邏輯，并且它們是屬于并行語(yǔ)句，即于語(yǔ)句的書(shū)寫(xiě)次序無(wú)關(guān)。而用always描述的語(yǔ)句我們一般稱(chēng)之為組合邏輯或（）邏輯，并且它們是屬于串行語(yǔ)句，即于語(yǔ)句的書(shū)寫(xiě)有關(guān)。

參考答案：組合；時(shí)序

2.填空題隨著EDA技術(shù)的不斷完善與成熟，（）的設(shè)計(jì)方法更多的被應(yīng)用于Verilog HDL設(shè)計(jì)當(dāng)中。

參考答案：自頂向下

3.填空題Verilog HDL中任務(wù)可以調(diào)用其他任務(wù)和（）。

參考答案：函數(shù)

4.填空題塊語(yǔ)句有兩種，一種是begin-end語(yǔ)句，通常用來(lái)標(biāo)志（）執(zhí)行的語(yǔ)句；一種是fork-join語(yǔ)句，通常用來(lái)標(biāo)志（）執(zhí)行的語(yǔ)句。

參考答案：順序；并行

5.填空題在case語(yǔ)句中至少要有一條（）語(yǔ)句

參考答案：default