計(jì)算機(jī)科學(xué)VHDL語言填空題每日一練(2019.05.10)

來源：考試資料網(wǎng)

1.填空題（）狀態(tài)機(jī)輸出只依賴于器件的當(dāng)前狀態(tài)，與輸入信號(hào)無關(guān)。

2.填空題結(jié)構(gòu)體有三種描述方式，分別是（）、行為、和結(jié)構(gòu)化。

3.填空題VHDL程序的基本結(jié)構(gòu)包括庫、（）、實(shí)體和結(jié)構(gòu)體。

4.填空題VHDL程序的基本結(jié)構(gòu)至少應(yīng)包括（）、結(jié)構(gòu)體兩部分和對(duì)庫的引用聲明。

5.填空題表示‘0’‘1’；兩值邏輯的數(shù)據(jù)類型是bit（位），表示‘0’‘1’‘Z’等九值邏輯的數(shù)據(jù)類型是std_logic（標(biāo)準(zhǔn)邏輯），表示空操作的數(shù)據(jù)類型是（）。