單項選擇題VHDL中的各種邏輯運算中，運算符（）的優(yōu)先級別最高。
A.AND
B.OR
C.XOR
D.NOT
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題結構體中的變量應在VHDL程序中（）部分給予說明。
A.結構體對應的實體的端口表中
B.結構體中關鍵詞BEGIN前
C.結構體中關鍵詞BEGIN后
D.程序包（PACKAGE）
2.多項選擇題在VHDL程序中，以下4個部分，（）可以有順序執(zhí)行語句。
A.結構體（ARCHITECTURE）
B.進程（PROCESS）中的關鍵詞BEGIN前
C.進程（PROCESS）中的關鍵詞BEGIN后
D.程序包（PACKAGE）
3.單項選擇題.在VHDL程序設計中，下面4個部分，（）不是可編譯的源設計單元。
A.ARCHITECTURE
B.ENTITY
C.PROCESS
D.PACKAGE
4.單項選擇題在VHDL語言中，ARCHITECTURE中的語句都是（）執(zhí)行的語句。
A.順序
B.并行
C.即可順序也可并行
D.無法確定
5.多項選擇題結構體（ARCHITECTURE）用于描述設計單元的（）
A.行為、元件及連接關系
B.元件、子程序、公用數(shù)據(jù)類型
C.名稱和端口的引腳等
D.可編譯的設計單元
最新試題
雙積分型數(shù)字電壓表是否需要取樣-保持電路？請說明理由。
題型：問答題
一個兩輸入端的門電路，當輸入為10時，輸出不是1的門電路為（）
題型：單項選擇題
7系列EPROM存儲的數(shù)據(jù)是（）可擦除的。
題型：單項選擇題
小容量RAM內(nèi)部存儲矩陣的字數(shù)與外部地址線數(shù)n的關系一般為（）
題型：單項選擇題
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號JK就為（）。
題型：單項選擇題
與倒T形電阻網(wǎng)絡DAC相比，權電流網(wǎng)絡D/A轉(zhuǎn)換器的主要優(yōu)點是消除了（）對轉(zhuǎn)換精度的影響。
題型：單項選擇題
兩個與非門構成的基本RS觸發(fā)器，當Q=1、Q=0時，兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會（）。
題型：單項選擇題
利用2個74LS138和1個非門，可以擴展得到1個（）線譯碼器。
題型：單項選擇題
27系列EPROM存儲的數(shù)據(jù)是（）可擦除的。
題型：單項選擇題
用原碼輸出的譯碼器實現(xiàn)多輸出邏輯函數(shù)，需要增加若干個（）。
題型：單項選擇題