單項(xiàng)選擇題.在VHDL程序設(shè)計(jì)中，下面4個(gè)部分，（）不是可編譯的源設(shè)計(jì)單元。

A.ARCHITECTURE
B.ENTITY
C.PROCESS
D.PACKAGE


你可能感興趣的試題

1.單項(xiàng)選擇題在VHDL語(yǔ)言中，ARCHITECTURE中的語(yǔ)句都是（）執(zhí)行的語(yǔ)句。

A.順序
B.并行
C.即可順序也可并行
D.無(wú)法確定

2.多項(xiàng)選擇題結(jié)構(gòu)體（ARCHITECTURE）用于描述設(shè)計(jì)單元的（）

A.行為、元件及連接關(guān)系
B.元件、子程序、公用數(shù)據(jù)類型
C.名稱和端口的引腳等
D.可編譯的設(shè)計(jì)單元

3.多項(xiàng)選擇題實(shí)體（ENTITY）描述一個(gè)設(shè)計(jì)單元的（）的信息。

A.行為、元件及連接關(guān)系
B.元件、子程序、公用數(shù)據(jù)類型
C.名稱和端口的引腳等
D.可編譯的設(shè)計(jì)單元

4.多項(xiàng)選擇題在邏輯代數(shù)中，下列推斷正確的是（）。

A、如果a+b=a+c，則b=c
B、如果ab=ac，則b=c
C、如果a*a=1，則a=1
D、如果a+a=a，則a=1

5.多項(xiàng)選擇題下列觸發(fā)器抗干擾能力較強(qiáng)的觸發(fā)器是（）。

A.基本RS觸發(fā)器
B.同步D觸發(fā)器
C.主從JK觸發(fā)器
D.維持－阻塞D觸發(fā)器