多項(xiàng)選擇題結(jié)構(gòu)體(ARCHITECTURE)用于描述設(shè)計(jì)單元的()

A.行為、元件及連接關(guān)系
B.元件、子程序、公用數(shù)據(jù)類型
C.名稱和端口的引腳等
D.可編譯的設(shè)計(jì)單元


你可能感興趣的試題

1.多項(xiàng)選擇題實(shí)體(ENTITY)描述一個(gè)設(shè)計(jì)單元的()的信息。

A.行為、元件及連接關(guān)系
B.元件、子程序、公用數(shù)據(jù)類型
C.名稱和端口的引腳等
D.可編譯的設(shè)計(jì)單元

2.多項(xiàng)選擇題在邏輯代數(shù)中,下列推斷正確的是()。

A、如果a+b=a+c,則b=c
B、如果ab=ac,則b=c
C、如果a*a=1,則a=1
D、如果a+a=a,則a=1

3.多項(xiàng)選擇題下列觸發(fā)器抗干擾能力較強(qiáng)的觸發(fā)器是()。

A.基本RS觸發(fā)器
B.同步D觸發(fā)器
C.主從JK觸發(fā)器
D.維持-阻塞D觸發(fā)器

4.多項(xiàng)選擇題可編程邏輯器件GAL16V8可以定義成()器件。

A.8入8出
B.16入2出
C.16入
D.1入8出

5.多項(xiàng)選擇題CMOS漏極開路門的特點(diǎn)有()。

A.輸出MOS管的漏極是開路的
B.可以實(shí)現(xiàn)線與功能
C.可以用來(lái)實(shí)現(xiàn)邏輯電平轉(zhuǎn)換
D.帶負(fù)載能力強(qiáng)

最新試題

用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個(gè)()。

題型:?jiǎn)雾?xiàng)選擇題

要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號(hào)JK就為()。

題型:?jiǎn)雾?xiàng)選擇題

如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),要求輸入每變化20mV,輸出信號(hào)的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。

題型:?jiǎn)雾?xiàng)選擇題

雙積分型數(shù)字電壓表是否需要取樣-保持電路?請(qǐng)說(shuō)明理由。

題型:?jiǎn)柎痤}

電可擦除的PROM器件是()

題型:?jiǎn)雾?xiàng)選擇題

與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對(duì)轉(zhuǎn)換精度的影響。

題型:?jiǎn)雾?xiàng)選擇題

兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時(shí),兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)()。

題型:?jiǎn)雾?xiàng)選擇題

()在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用,其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。

題型:?jiǎn)雾?xiàng)選擇題

ROM可以用來(lái)存儲(chǔ)程序、表格和大量固定數(shù)據(jù),但它不可以用來(lái)實(shí)現(xiàn)()。

題型:?jiǎn)雾?xiàng)選擇題

簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。

題型:?jiǎn)柎痤}