你可能感興趣的試題

CPU的地址總線16根（A₁₅-A₀，A₀是低位），雙向數(shù)據(jù)總線16根（D₁₅-D₀），控制總線中與主存有關(guān)的信號有\(zhòng)MREQ（允許訪存，低電平有效），R/W（高電平讀命令，低電平寫命令）。主存地址空間分配如下：0～8191為系統(tǒng)程序區(qū)，由EPROM芯片組成，從8192起一共32k地址空間為用戶程序區(qū)，最后（最大地址）4k地址空間為系統(tǒng)程序工作區(qū)。上述地址為10進制，按字編址。現(xiàn)有如下芯片：

請從上述芯片中選擇芯片設(shè)計該計算機主存儲器，畫出主存邏輯框圖，注意畫選片邏輯（可選用門電路及譯碼器）。

圖中所示為雙總線結(jié)構(gòu)機器的數(shù)據(jù)通路，各構(gòu)成部件如圖，線上標注有小圈表示有控制信號，未標字符的線為直通線?！癆DD R2，R0”指令完成(R0)+(R2)→R0的功能操作，畫出其指令周期流程圖。

一臺模擬機的數(shù)據(jù)通路如圖所示，其中ALU完成加、減、傳送（X）三種操作，MUX是三選一多路開關(guān)，R1～R3是通用寄存器。RAM是雙端口存儲器，其中DRAM為數(shù)據(jù)存儲器（CE1為讀寫使能，RD/WE#為讀/寫命令），IRAM為指令存儲器（只讀）。AR為數(shù)據(jù)地址存儲器，PC為程序計數(shù)器（具有自動加1功能），IR為指令寄存器。所有的單箭頭為控制微命令。畫出存數(shù)指令“STA（R3），R2”的指令周期流程圖，標明建立數(shù)據(jù)通路的微命令。PC中已存放指令地址，DRAM的數(shù)據(jù)地址由R3提供，寫入數(shù)據(jù)由R2提供。

某計算機有如圖所示的功能部件，其中M為主存，MDR為主存數(shù)據(jù)寄存器，MAR為主存地址寄存器，R₀~R₃為通用寄存器，IR為指令寄存器，PC為程序計數(shù)器（具有自動加1功能），C，D為暫存器，ALU為算術(shù)邏輯單元，移位器可以左移、右移、直通傳送。
（1）將功能部件連接起來，組成完整的數(shù)據(jù)通路，并用單向或者雙向箭頭表示信息傳送方向。
（2）畫出“ADDR₁，R₂”指令周期流程圖。該指令的含義是將R₁中的數(shù)與R₂中的數(shù)相加，相加的結(jié)果直通傳送至R₁中。

某機器的總線結(jié)構(gòu)如圖所示。設(shè)計“ADDR（R2），R1”的指令周期流程圖。該指令的含義是進行求和操作，R1+（R2）—>R1，一個源操作數(shù)在R1中，另一個源操作數(shù)的地址在R2中，運算結(jié)果送到R1中。

已知某DRAM芯片的內(nèi)部結(jié)構(gòu)為128×128，存取周期為1us。試分析：
（1）若采用集中式刷新方式，刷新時間間隔為1ms，則讀寫時間和刷新時間分為多少個周期？死區(qū)占多少時間？
（2）若采用分散式刷新方式，則相鄰兩行之間的刷新間隔是多少？

設(shè)某處理器具有四段指令流水線：IF（取指令）、ID（指令譯碼及取操作數(shù)）、EXE（ALU執(zhí)行）和WB（結(jié)果寫回），每一個子過程的執(zhí)行時間為T，現(xiàn)處理器執(zhí)行如下指令序列：

（1）如果采用非流水線技術(shù)，處理器執(zhí)行這3條指令需要多長時間？
（2）能否采用流水線技術(shù)進行改進，以提高執(zhí)行速度？若能，請分析可能存在的問題及解決方法。若不能，請說明理由。

假設(shè)某系統(tǒng)的單字長二地址指令具有如下特點：
（1）系統(tǒng)支持183種操作。
（2）機器字長為16位，操作碼長度是固定的，其中OP為操作碼字段，地址碼字段包括了源寄存器和目的寄存器，其中目的寄存器地址段位于低位。
（3）系統(tǒng)最多支持16個通用寄存器作為目的寄存器。試分析指令格式的操作碼段長和寄存器段長，并畫出對應(yīng)的指令格式。

指令格式如下圖所示，機器字長為16位，其中OP為操作碼字段，Ms和Md分別為尋址方式，Rs和Rd為通用寄存器，Ms和Rs組成了源操作數(shù)，Md和Rd組成了目的操作數(shù)。

請分析：
（1）指令格式是何種指令格式？
（2）請解釋說明，該指令可以指定多少種操作？
（3）若源操作數(shù)和目的操作數(shù)各有8種尋址方式，則該系統(tǒng)可以具有多少個通用寄存器？